虚拟机中cadence 或 版图绘制版图时出现undefined Packets
来源:蜘蛛抓取(WebSpider)
时间:2020-06-08 03:04
标签:
cadence 或 版图
您可能还没理解我说的意思就昰cadence 或 版图 90nm 工艺库里,在画layout的时候调入元件放大就可看大元件的源漏极,不需要选择图层我现在用的是40nm的工艺库,然后是需要选择图层然后再经过操作才能显示元件的源漏极,要不然调入元件之后只能看到一个框放大也还是一个框,不会显示源漏极我想问这个“操莋”应该是怎么样的呢?你说的那个valid
layers我已经选择了
|
|