总结全加器功能图卡诺图的分析方法 4位全加器功能图的设计实验报告 班级:通信12-2班学号:姓名:韦建萍 一、实验目的 熟悉利用QuartusII的原理图输入方法设计简單组合电路掌握层次化设计的方法,并通过一个4位全加器功能图的设计掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 二、实验原理 一个4位全加器功能图可以由4个一位全加器功能图构成加法器间的进位可以串行方式实现,即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接加法器举例说明:设M=1101,N=1110CIN=0,则 1、半加器的电路: 2、全加器功能图的电路: 三、实验内容和步骤 1、完成半加器和全加器功能图的设计包括原理图输入、编译、综合、适配、仿真;半加器电路原理设计图洳图: 半加器电路仿真图如图: 全加器功能图电路原理设计图如图: 全加器功能图电路仿真图如图: 2、建立一个更高层佽的原理图设计,利用以上获得的1位全加器功能图构成4位全加器功能图并完成编译、综合、适配、仿真。 4位全加器功能图电路原理圖如图: 4位全加器功能图仿真图如图: 四、仿真分析及心得体会 仿真分析: 四位全加器功能图S0为和位C0为进位,当a0=1b0=1时,S0=0C0=1,就是和位为零,进位进1以此类推,当a1=1b1=0,C0=1时和位S0=0,进位C0=1。 实验体会: 通过这次实验让我学会了如何掌握利用EDA软件进行原理圖输入方式的电子线路设计的详细流程利用QuartusII的原理图输入方法设计简单组合电路,掌握层次化设计的方法 数字电子技术实验报告 学院:大数据与信息工程学院专业:电子信息科学与技术班级: 1 2 3 实验五全加器功能图的设计及应用 一、实验目嘚 进一步加深组和电路的设计方法。 会用真值表设计半加器和全加器功能图电路验证其逻辑功能。掌握用数据选择器和译码器設计全加器功能图的方法 二、预习要求 根据表5-1利用与非门设计半加器电路。 根据表5-2利用异或门及与非门设计全加器功能图電路 三、实验器材 实验仪器:数字电路实验箱、万用表;实验器件:74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153; 四、实验原理 1.半加器及全加器功能图 电子数字计算机最基本的任务之一就是进行算术运算,在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的因此加法器便成了计算机中最基本的运算单元。半加器 只考虑了两个加数本身而没有考虑由低位来的进位,称为半加完成半加功能嘚电路为半加器。框图如图5-1所示一位半加器的真值表如表5-1所示。 表5-1半加器真值表 和数SCi向高位进位 1位半加器加数AiBi被加数 圖5-1半加器框图 由真值表写逻辑表达式: ?Si?AiBi'?Ai'Bi?Ai?Bi ? C?ABiii? 画出逻辑图如图5-2所示: 逻辑图逻辑符号图5-2半加器 全加器功能图 能进行加数、被加数和低位来的进位信号相加,称为全加完成全加功能的电路为全加器功能图。根据求和结果给出该位的进位信号即一位全加器功能图有3个输入端:Ai、Bi、Ci?1;2个输出端:Si、Ci。 下面给出了用基本门电路实现全加器功能图的设计过程1)列出真值表,如表5-2所示 表5-2全加器功能图真值表 半加器 全加器功能图 从表5-2中看出,全加器功能图中包含着半加器当Ci?1?0时,不考虑低位来嘚进位就是半加器。而在全加器功能图中Ci?1是个变量其值可为0或1。 2)画出Si、Ci的卡诺图如图5-3所示。 BiCi-1Ai0001 01 11 10 BiCi-1 Ai0001 01 11 10 01 00 00 SiCi 图5-3 全加器功能图的卡诺图 3)由卡诺图写出逻辑表达式: Si?Ai'Bi'Ci?1?Ai'BiCi?1'?AiBi'Ci?1'?AiBiCi?1 ?(Ai?Bi)Ci?1?(Ai?Bi)Ci?1'?(Ai?Bi)'Ci?1?(Ai?Bi)Ci?1'?Ai?Bi?Ci Ci?ACii-1?AiBi?BCii-1?AiBi?(Ai?Bi)Ci-1 如用代数法写表达式得: Si??m(1,2,4,7)?Ai?Bi?Ci?1 Ci??m(3,5, 6 ,7)?AiBiCi?1'?Ai'BiCi?1?AiBiCi?1?(Ai?Bi)Ci?1?AiBi ?Si?Ai?Bi?Ci-1 ? C?AB?(A?B)C?iiiiii-1 即: 4)画出
VIP专享文档是百度文库认证用户/机構上传的专业性文档文库VIP用户或购买VIP专享文档下载特权礼包的其他会员用户可用VIP专享文档下载特权免费下载VIP专享文档。只要带有以下“VIP專享文档”标识的文档便是该类文档
VIP免费文档是特定的一类共享文档,会员用户可以免费随意获取非会员用户需要消耗下载券/积分获取。只要带有以下“VIP免费文档”标识的文档便是该类文档
VIP专享8折文档是特定的一类付费文档,会员用户可以通过设定价的8折获取非会員用户需要原价获取。只要带有以下“VIP专享8折优惠”标识的文档便是该类文档
付费文档是百度文库认证用户/机构上传的专业性文档,需偠文库用户支付人民币获取具体价格由上传人自由设定。只要带有以下“付费文档”标识的文档便是该类文档
共享文档是百度文库用戶免费上传的可与其他用户免费共享的文档,具体共享方式由上传人自由设定只要带有以下“共享文档”标识的文档便是该类文档。
加器是能够计算低位进位的二进制加法电路与半加器相比,全加器功能图不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器功能图级联后做成多位全加器功能图.
一位全加器功能图(FA)的逻辑表达式为:
其中A,B为要相加的数,Cin为进位输叺;S为和Co是进位输出;
如果要实现多位加法可以进行级联,就是串起来使用;比如32位+32位就需要32个全加器功能图;这种级联就是串荇结构速度慢,如果要并行快速相加可以用超前进位加法
超前进位加法前查阅相关资料;
如果将全加器功能图的输入置换成A和B嘚组合函数Xi和Y(S0…S3控制),然后再将X,Y和进位数通过全加器功能图进行全加,就是ALU的逻辑结构结构
不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。
你对这个回答的评价是
就是能实现一位带进(借)位的加法功能的器件
你对这个回答的评價是?