MAX 7000可编程逻辑器件系列数据手册
MAX 7000器件包含32到256个宏单元它们被组合
成16个宏单元组,即逻辑阵列模块(LAB ) 每
宏小区具有可编程和/固定或阵列和一个可配置的
注册独立的可编程时钟,时钟使能清晰,
预置功能要建立复杂的逻辑功能,每个宏单元可
补充这两种可共享扩展乘积项和高
高速并行扩展器产品方面提供多达32个乘积项
在MAX 7000系列提供可编程的速度/功率
最优化。设计速度的关键部分可以在高速运行
速度/全功率而剩余部分以降低运行
高速/低功耗。这个速度/功耗优化功能可使
设计者来配置一个或多个宏小区在50 %以下进行操作
电源同时加入只有标称时序延迟。 MAX 7000E和
MAX 7000S器件还提供┅个选项减少了压摆率
输出缓冲器,减少噪声瞬变时非速关键
信号切换所有的MAX 7000器件的输出驱动器(除
44引脚器件),可针对3.3 V或5.0 V的操作设萣让
MAX 7000器件在混合电压系统中使用。
是集成的软件包提供原理图,文包括VHDL ,
和波形设计输入编译和逻辑综合,仿真
和定时分析和器件编程该软件提供
从其他业界更多的设计输入和仿真支持
标准的PC和UNIX工作站为基础的EDA工具。该软件运行
有关开发工具的更多信息请参阅
鈳编程逻辑开发系统&软件数据表
的Quartus可编程逻辑开发系统&软件的数据表。
在MAX 7000的体系结构包括以下内容:
扩展乘积项(共享和并联)
高性能基于EEPROM的可编程逻辑器件
(可编程逻辑器件)基于第二代MAX
5.0 -V在系统可编程( ISP) ,通过内置的
有128个或更多个宏单元的设备
完整的EPLD系列与逻辑密度从600到
5 ns的引脚到引脚的逻輯延时高达175.4 MHz的计数器
MAX 7000B可编程逻辑器件系列数据
高性能基于EEPROM的可编程逻辑器件
(可编程逻辑器件)基于第二代MAX
5.0 -V在系统可编程( ISP) ,通过内置的
有128个或更多个宏单元的设备
完整的EPLD系列与逻辑密度从600到
5 ns的引脚到引脚的逻輯延时高达175.4 MHz的计数器
MAX 7000B可编程逻辑器件系列数据